고객의 다음 SoC에 적합한 DDR 메모리 서브 시스템 선택

계산량이 지속적으로 증가하고, 메모리 시스템이 점점 높은 주파수에서 동작함에 따라, 고성능 컴퓨팅 플랫폼, 5G, 자동차, IoT 애플리케이션 등에서 고밀도, 저전력으로 면적을 적게 차지하는 고성능 메모리 서브 시스템에 대한 수요가 계속해서 증가하고 있습니다.

본 웹 세미나에서는 삼성 파운드리 PHY IP, OpenEdges의 멀티 프로토콜 컨트롤러 및 실바코의 서브 시스템 IP를 소개합니다. 참석자들은 새로운 SoC를 설계할 경우, DDR 메모리 서브 시스템용 플러그 앤 플레이 솔루션을 구현하는 방법에 대해 배우게 됩니다. 효율적인 메모리 서브 시스템을 설계하는 데 도움이 되는 기술적 특징과 보완적 서비스를 프레젠테이션에 확인할 수 있습니다.


발표

Kwanyeob Kwanyeob Chae는 삼성 파운드리의 수석 엔지니어로서 IP 개발팀에서 DDR PHY의 설계를 담당하고 있습니다. 그는 고속 메모리 인터페이스를 위한 디지털 회로 개발 및 설계 방법론에 참여하고 있습니다. 주된 연구 관심사는 설계 방법론, 물리적인 구현, 고속 디지털 PHY 아키텍처, 자체 적응형 회로, 저전력 회로, 가변 내구성 설계 등입니다. 고려대학교에서 전자공학 학사 및 석사 학위를, 애틀랜타의 조지아 공과대학에서 전기 및 컴퓨터 공학 박사 학위를 받았습니다.

Sean Lee Sean Lee는 Openedges Technology, Inc. 의 CEO로서, 기술 리더십을 통해 회사의 전략적 성장을 관리하고 있습니다. 갤럭시 스마트폰에 쓰이는 엑시노스 모바일 AP를 포함하여, 20여년간 IP 및 SoC를 설계하였습니다. CPU 아키텍처, 메모리 서브 시스템 IP 설계, 모바일 AP SoC 설계 등등의 경험이 있으며, 메모리 서브 시스템 아키텍처에 대한 특허를 다수 보유하고 있습니다. Sean은 서울대학교에서 전기공학 및 컴퓨터 공학 학사 및 석사 학위를 받았습니다.

Ashish Ashish Shrotriya는 실바코에서 전세계의 파운드리 및 IP 비즈니스 개발을 책임지고 있습니다. Ashish는 실바코에 합류하기 전에, Honeywell, Applied Materials, Efficient Solar Power Systems, TSMC, Virage Logic 등 유수의 반도체 및 IP 기업에서 고위 전략 마케팅 및 프로그램 관리를 담당하였습니다. Ashish는 5개의 특허를 보유하고 있으며, 코넬 대학교에서 MBA를, 미시간 기술 대학교에서 전기 공학 석사를 취득하였습니다.


참석 대상

HPC, 데이터 센터, AI/ML, 고속 네트워킹, 5G및 IoT 애플리케이션에 필요한 SoC 설계를 고려하고 있는 엔지니어, 관리자 및 경영진